◆ 초저전력 고집적 Ternary-SRAM: Always-on 애플리케이션을 위한 새로운 가능성

 

항상 켜져 있는 웨어러블, 모바일, 엣지 디바이스에서 저전력 소비는 매우 중요한 설계 제약 조건입니다. UNIST와 Ternell의 연구팀은 이러한 문제를 해결하기 위해 3진(Ternary) SRAM 기술을 개발하였습니다.

3진 시스템의 장점 ( 3진 시스템의 장점과 기존 기술의 한계점)

3진 시스템은 기존 이진 시스템에 비해 시스템 복잡성을 63.1%까지 줄일 수있습니다. 하지만 지금까지 적절한 3진 메모리 기술이 ( 3진 시스템 구현 기술이)부족했는데, 이는 대부분의 3진 장치가 다중 임계값 방식에 기반하여 재현성, CMOS 호환성, 또는 낮은 누설 전력 등의 문제가 있었기 때문입니다.

 

 

 

◆ T-CMOS 기술의 혁신

 

연구팀은 나노스케일 CMOS 기술을 기반으로 한 새로운 표준 3진 인버터(STI)를 개발했습니다. 상용 110nm CMOS 기술을 사용하여 초저전력 및 고확장성 3진 CMOS(T-CMOS) 로직을 성공적으로 구현했습니다.

 

 

 

 

 

◆ T-CMOS의 작동 원리

 

T-CMOS는 다른 다중 임계값 접근 방식과 달리 단일 임계값 방식을 사용하며, sub-threshold 영역에서 세 가지 상태로 작동합니다. 이 기술의 핵심은 다음과 같습니다:

•소스와 드레인 사이에 retrogradewell 도핑 방법을 사용하여 밴드-투-밴드 터널링 전류(I_BTBT)를 생성

 

 

•중간 상태에서는 입력 전압에 독립적인 I_BTBT가T-nMOS와T-pMOS 모두에 흐르며, 이로 인해 안정적인 V_DD/2 전압이 생성됨

 

 

•I_BTBT 스케일링(x1/10)을 통해 V_DD를 0.55V까지 낮추면서도 최적의 노이즈 마진 조건을 유지 가능

 

 

 

 

 

◆ 초저전력 T-SRAM 구현

 

연구팀은 T-CMOS 래치와 두 개의 액세스 Tn 트랜지스터로 구성된 6T 3진 SRAM(T-SRAM)을 개발했습니다. 이 T-SRAM의 주요 특징은 다음과 같습니다:

•동일한 6T 비트셀 영역에서 3진 상태 {0-GND, 1-V_DD/2, 2-V_DD}를 성공적으로 저장

 

 

•액세스 및 풀다운 트랜지스터의 폭 비율(W_acc/W_PD)이 작을수록 안정적인 READ 작동이 가능

•모든 트랜지스터의 폭과 길이를 최소 크기로 축소하여 초저전력 WRITE/READ 작동 구현

•비트라인에 절반 V_DD pre-charge를 적용하여 READ 지연 및 비트라인 전력 향상

 

 

 

 

◆ 성능 비교 및 결론

 

T-SRAM과 동일한 공정 노드의 2진 6T SRAM을 비교한 결과:

•V_DD를 1.5V에서 0.55V로 낮춤으로써 WRITE 및 READ 동적 전력 소비가 각각 4.6×10-2 및 0.1로 크게 감소

•대기 전력은 비트셀당 1.0×10-4 및 3.1×10-2로 감소

•셀당 1 trit(약 1.58 bit)의 고밀도 보장

 

 

이 초저전력T-SRAM은 상용 110nm CMOS 파운드리에서 최소 특성 영역으로 구현되었으며, 모든 작동에 충분한 노이즈 마진을 제공하여 항상 켜져 있는 모바일/엣지 애플리케이션과IoT 센서, 엣지 컴퓨팅 장치 등 배터리 수명이 중요한 다양한 분야에 적용될 수 있을 것으로 기대됩니다.